Vi skriver testbenkmodulen og kjører simuleringen i ModelSim-miljøet fra Altera.
Nødvendig
- - datamaskin;
- - installert utviklingsmiljø Quartus II + ModelSim.
Bruksanvisning
Trinn 1
Det første trinnet er å sørge for at banen til ModelSim-verktøyet er spesifisert i Quartus II-utviklingsmiljøet. For å gjøre dette, åpne Verktøy -> Alternativer-menyen. I alternativene går du til Generelt -> EDA-verktøyalternativer. Vi finner ModelSim-Altera-feltet og skriver C: / altera / 13.0sp1 / modelsim_ase / win32aloem inn i det, eller ved å klikke på knappen med tre prikker, ser vi etter denne katalogen på datamaskinen vår. For en annen versjon av Quartus enn min, vil du naturligvis ha din egen vei til katalogen "win32aloem".
Steg 2
Du har et prosjekt for en FPGA i Quartus II. Hvordan skrive tester eller testbenker (testbenk) - dette er et tema for en egen artikkel. For nå, la oss anta at testbenken din allerede er skrevet. Nå må du fortelle utviklingsmiljøet hvilken test du vil bruke når du simulerer. For å gjøre dette, åpne innstillingene gjennom menyen Oppgaver -> Innstillinger … I vinduet som åpnes, i EDA-verktøyets innstillinger -> Simulering, klikker du på Testbenker … -knappen Her kan du forresten flere tester og bytt til ønsket når du sammenstiller prosjektet.
Trinn 3
Et vindu for redigering av tester har åpnet seg. Vi har ikke laget noen testbenker ennå, så listen er tom. Klikk på Ny-knappen … I vinduet som åpnes, må du angi testinnstillingene.
Til venstre for feltet, klikk på knappen med tre prikker. Velg filen med testbenk-koden, og klikk på Åpne. Klikk nå på Legg til-knappen. Testen dukket opp i listen over tester.
Deretter, i feltet, angir du navnet på toppnivåmodulen som er definert i testbenken din. Du kan skrive inn hvilket som helst navn i feltet, som standard blir det automatisk opprettet det samme som navnet på modulen.
Det er det, vi har satt de grunnleggende testinnstillingene. Klikk OK to ganger. Nå har testen vår dukket opp i rullegardinlisten over testbenker. Klikk OK igjen.
Trinn 4
Hvis du ikke har gjort syntesen av prosjektet ennå, er det på tide å gjøre det. Velg Behandling -> Start -> Start analyse og syntese fra menyen, eller trykk tastekombinasjonen Ctrl + K, eller klikk bare det tilsvarende ikonet i toppanelet.
Trinn 5
Simulering kan startes. Velg Verktøy -> Kjør simuleringsverktøy -> RTL-simulering fra menyen (1) eller klikk på RTL-simuleringsikonet i toppanelet (2).
Trinn 6
ModelSim-verktøyet starter, som utfører alle instruksjonene som er skrevet i testbenken, og stopper (hvis du spesifikt angav dette med $ stop-direktivet i testkoden). Skjermen viser nivådiagrammene for FPGA inngangs- og utgangssignaler som du beskrev i prosjektet.
